MT41K512M16HA-125ELE:Um:Chip DRAM memóRia SDRAM DDR3L 8G-bit 512MX16 1,35V 96-pino F-BGA
Pacote:FBGA
Mfr.Part#:MT41K512M16HA-125ELE:UM
Mfr.:MíCron
Folha de dados:
(E-mail ou converse conosco para o arquivo PDF)
Status RoHS:
Qualidade:100% Original
Garantia:180 dias
SDRAM DDR3 utiliza uma arquitetura de taxa dupla de dados para realizar a operaçãO de alta velocidade.A arquitetura de taxa de dados dupla éUma 8n-arquitetura prefetch com uma interface concebida para transferir duas palavras de dados por ciclo do clock em pinos de E/S .Uma úNica operaçãO de leitura ou gravaçãO para a memóRia SDRAM DDR3 eficaz consiste em um úNico 8n bits de largura, transferêNcia de dados de quatro clockcycle no núCleo de DRAM interno e oito correspondente n bits, onehalf àEscala do ciclo de clock de transferêNcias de dados a E/S pinos.O strobe de dados do diferencial (DQS, DQS#) éTransmitida para o exterior, juntamente com os dados, para usar na captura de dados no receptor de entrada de SDRAM DDR3.DQS centro estáAlinhada com os dados para gravaçõEs.A ler os dados sãO transmitidos pela borda e SDRAM DDR3-alinhados com os dados strobes.A SDRAM DDR3 opControl, comando e sinais de endereçO sãO registados em cada extremidade positiva da CK.Os dados de entrada éRegistrado na primeira extremidade ascendente de DQS apóS o preâMbulo de gravaçãO, e os dados de saíDa éReferenciado na primeira extremidade ascendente de DQS apóS o preâMbulo de leitura.Acessos de leitura e gravaçãO para o DDR3 SDRAM sãO orientados a explosãO.Acessa começAm em um local selecionado e continuar para um núMero programado de localizaçõEs em uma sequêNcia programada.Acessa começAr com o registo de activar o comando, que éSeguido por um comando de leitura ou gravaçãO.Os bits de endereçO registrado coincidente com a activar o comando sãO usados para selecionar o banco e linha para ser acessado.Os bits de endereçO registrado coincidente com a ler ou escrever os comandos sãO usados para selecionar o banco e a coluna de iníCio local para o acesso de burst.O dispositivo usa a ler e escrever BL8 e BC4.Uma funçãO de pré-carga automáTica pode ser habilitado para proporcionar uma pré-carga de linha temporizada que éIniciado no final do acesso de burst.Conforme com a norma DDR SDRAM, a arquitetura de pipeline, multibank de SDRAM DDR3 permite a operaçãO simultâNea, proporcionando alta largura de banda, ocultando a pré-carga de linha e tempo de ativaçãO.Um modo de atualizaçãO automáTica éFornecido juntamente com uma poupançA de energia, modo de desligamento.
Tipo de memóRia | Compostos | |
---|---|---|
Formato de memóRia | A DRAM | |
Technology | DDR SDRAM -3L | |
Tamanho da memóRia | 8GB (512 m x 16) | |
FrequêNcia de RelóGio | 800MHz | |
Tempo de ciclo de escrita - Word, páGina | - | |
Tempo de acesso | 13.5ns | |
Interface de memóRia | Paralelo | |
- AlimentaçãO de tensãO | 1.283 V ~ 1,45 V | |
A temperatura de operaçãO | -40 °C ~ 95°C (TC) | |
Tipo de montagem | Suporte para montagem saliente | |
Package / Case | 96-TFBGA | |
Pacote de dispositivo do fornecedor | 96-FBGA (14x9) |
A linha de produtos da empresa
Certificados
Aviso: